Cuál es estado latente del CAS

Share

|

El estado latente del CAS es retrasa, en ciclos de reloj, entre el tiempo que el procesador solicita datos de la memoria y el tiempo la memoria hace el primer pedazo de datos disponible que se leerá. Los módulos de SDR-SDRAM pueden tener un estado latente del CAS de 1, 2, o 3. Los módulos de DDR-SDRAM tienen un estado latente del CAS de 2 o 2.5. El estado latente del CAS se abrevia a menudo como el CAS o CL. Por ejemplo, un módulo PC133 se puede etiquetar CAS2, CAS-2, CAS=2, CL2, CL2, o CL=2, que significan que el módulo tiene un estado latente del CAS de 2.

Los sistemas actuales leyeron memoria en los pedazos 32-bit, abarcando cuatro bytes de 8 bits. El estado latente del CAS especifica el número de los ciclos de reloj requeridos antes de que el primer octeto pueda ser leído. Ese primer octeto se lee después, los octetos restantes se lee sin estado latente, en un ciclo de reloj cada uno. Por ejemplo, la memoria CL3 entrega el primer octeto después de tres ciclos de reloj y de los otros tres octetos en un ciclo de reloj cada uno. Esta sincronización de la memoria se señala 3-1-1-1 e indica que seis ciclos de reloj (3+1+1+1) son necesarios leer los cuatro octetos. La memoria de CL2 utiliza una sincronización de la memoria 2-1-1-1, y por lo tanto lee los cuatro octetos en cinco ciclos de reloj (2+1+1+1). Semejantemente, la memoria CL1 utiliza una sincronización de la memoria 1-1-1-1 y requiere solamente cuatro ciclos de reloj terminar leída.

Sobre esa base, uno pudo concluir que la memoria de CL2 es 16.7% más rápidos que la memoria CL3 y la memoria CL1 es 33.3% más rápidos que CL3, que es una diferencia substancial. En hecho, ese diferencial sostiene solamente para solo 32-bit lee, mientras que está fluyendo la mayoría lee. Durante fluir lee, cada uno 32-bit leída después de que el primer se realice sin estado latente. Mientras que el número de 32-bit fluida lee por aumentos del acceso, la significación relativa de los gastos indirectos del estado latente del CAS incurridos en para el primer octeto disminuye.

Por ejemplo, compare un 32-byte que fluye leído (ocho 32-bit secuenciales leen) con CL3 contra CL2 contra la memoria CL1. Con la memoria CL3, el primer 32-bit leída requiere seis ciclos de reloj. Cada uno de los siete siguientes 32-bit lee no incurre en la pena del estado latente del CAS, y así que requiere solamente cuatro ciclos de reloj. El 32-byte lleno leído por lo tanto requiere un total de 6 + (7*4) o de 34 ciclos de reloj. Con memoria de CL2, el primer 32-bit leída requiere cinco ciclos de reloj, y cada uno de los siete siguientes 32-bit lee requiere otra vez solamente cuatro ciclos de reloj, para un total de 33 ciclos de reloj. Con la memoria CL1, los ocho 32-bit lee requieren cuatro ciclos de reloj cada uno, para un total de 32 ciclos de reloj. En este ejemplo (muy realista), la memoria de CL2 es realmente solamente 2.9% más rápidos (1/34) que la memoria CL3, y la memoria CL1 es solamente 5.9% (2/34) más rápidamente que CL3.

En la práctica, estados latentes más bajos del CAS benefician operaciones leídas altamente al azar pero hacen poco para ayudar a operaciones leídas (secuenciales) que fluyen. Las operaciones leídas típicas de la PC utilizan operaciones leídas secuenciales pesadamente, que significa que usted puede contar con solamente una mejora de menor importancia en funcionamiento de la memoria si usted utiliza memoria con un grado más bajo del estado latente del CAS. Está digno de pagar a un pedacito más memoria con un estado latente más rápido del CAS, pero no por la razón que usted puede ser que espere. (véase el punto pasado en la lista bulleted siguiente.)

Tenga estas ediciones de CL-related presente:

• 1. La mayoría de las placas base pueden utilizar memoria de cualquier sincronización del CL, aunque algunas placas base pueden no aprovecharse del estado latente reducido. Algunas placas base requieren memoria con una sincronización del CL del específico. Por ejemplo, una placa base que requiere CL2 PC133 puede no trabajar correctamente con memoria de CL3 PC133, y una placa base que requiera memoria de CL3 PC133 puede no trabajar correctamente con CL2 PC133. Esto es una buena razón de utilizar las utilidades del configurador de la memoria proporcionadas por Crucial y otros fabricantes de la memoria, que toman ediciones del estado latente del CAS en cuenta al enumerar los módulos compatibles de la memoria.

• 2. Algunas placas base permiten el mezclar de memoria con diversas sincronizaciones del CL, aunque la memoria más rápida funciona casi siempre en el estado latente del CAS del módulo más lento instalado. Algunas placas base funcionan correctamente con la memoria de diversas sincronizaciones del CL mientras toda la memoria instalada tiene la misma sincronización del CL, pero misbehave si usted instala los módulos mezclados de diversas sincronizaciones del CL. Sospechamos que estos problemas son causados por diferencias eléctricas de menor importancia tales como capacitancia, pero nunca que han conseguido una buena explicación de porqué éste es verdad. Aunque los problemas con sincronizaciones mezcladas del CL son inusuales en nuestra experiencia, recomendamos el no mezclar de las sincronizaciones del CL por esta razón.

• 3. La mayoría de las placas base que apoyan diversas sincronizaciones del CL se configuran basaron óptimo automáticamente en la información divulgada por el módulo sí mismo de la memoria, pero algunas requieren fijar sincronizaciones de la memoria manualmente en la sección de configuración del chipset de la disposición del BIOS. Si usted instala los módulos "rápidos" en un sistema, está digno de la comprobación de la disposición del BIOS para cerciorarse de que el sistema está configurado para utilizar las sincronizaciones más rápidas del CL.

• 4. Usar sincronizaciones conservadoras de la memoria puede aumentar la estabilidad y la confiabilidad de un sistema en un coste mínimo en términos del funcionamiento reducido. Por ejemplo, si un sistema tiene memoria de CL2 PC133 instalada y se estrella demasiado con frecuencia, usted puede aumentar la estabilidad de ese sistema configurando la disposición del Cmos a las sincronizaciones de la memoria del uso CL3. El funcionamiento de la memoria de CL2 como CL3 es mucho más estable que el funcionamiento de la memoria de CL2 como CL2, y probablemente más estable que el funcionamiento de la memoria CL3 como CL3. El golpe del funcionamiento será tan pequeño que usted incluso no lo notará a menos que usted funcione un programa de prueba patrón de la memoria.